Allegro PCB Designer

Allegro® PCB Designer是一个完整的、可扩展的高性能印制电路板设计套件，为创建和编辑复杂、多层、高速、高密度的PCB设计提供一个交互式、约束驱动的设计环境，采用了基础软件加选项的配置方案，它允许用户在设计过程的任意阶段定义、管理和验证关键的高速信号，PCB Editor提供了一个完整的布局和布线的环境，为用户提供完整的PCB解决方案。

  PCB Editor 技术

  PCB Editor 是一套直观、易用、约束驱动的设计环境，方便用户创建和编辑从简单到复杂的PCB。其特点包括有：

•   强大的布局规划工具，有效加速设计的布局。

•   强大的基于形状的走线推挤功能带来了高效率的互联环境，同时可实时地显示长度和时序容限。

•   动态铺铜功能提高了在布局和布线时实时地铺铜填充和修复功能。

•   PCB editor还可以产生全套底片加工、裸板装配和测试输出，包括Gerber 274x,NC drill和各种格式的裸板测试。

  约束管理

  约束管理系统支持用户以层级的方式进行管理和确认不同的规则。工程师可以根据图形方式创建、编辑和评估约束集，使其作为

  图形的拓扑结构和策略。一旦约束被提交到数据库中，就可用于驱动布局以及被约束信号的布线过程。

  布图规划和布局

  支持设计师在设计输入或布图规划阶段将元件或子电路分配到特定的“区域”，可以通过位号、器件封装方式、相关信号名、元

  件PN或原理图表/页面号码来过滤或选择元件。

  动态DFA（可装配性设计，Design for assembly）特性，分析实现了在交互式布局时实时地封装到封装间距规则检查。基于       一 个封装类型和封装实体的二维电子表格，DFA可以实时地检查器件边到边、边到端或端到端的距离是否违背最小要求，使得    设计师可以同步的放置元件以实现可布线性、可生成性以及信号时序的要求。

  布局复制

  Allegro PCB Designer中超强的布局复制技术使用户能够迅速布局和布线设计中多个相似的电路。它允许用户使用现有的布局     布线的电路创建一个模板，在相似的电路或模块中可以直接使用。当执行布局复制时，用户可以从顶层到底层翻转或镜像电路。    当电路从顶层移到底层时，所有相关的蚀刻元素，包括盲埋孔，会映射到正确的层面。

  高速设计

  基于标准的高级接口，例如DDR3、DDR4、PCIE和USB 3.0等，使用越来越广泛，在PCB上实现时需要一整套约束规则设计。

  Allegro PCB Designer具有高速选项，提供了一个广泛的电气规则，以确保PCB设计实施与高级接口规范的一致性。还允许用     户 通过使用包含现有规则或布线后数据（如实际走线长度）的公式扩展规则。

  对高速接口设计非常方便，如DDR3、DDR4、PCIE和USB 3.0等。

  交互式走线编辑

  PCB Editor的交互式布线功能提高了强大的、交互式的能力，可以使用户的操作执行受控的自动功能。实时的、基于形状的、     任意角度的推挤布线允许用户选择“推挤优先”、“环绕优先”或“仅环绕”模式。

  在走线编辑时，设计师可以使用一种能够显示具有高速约束互联设计下时序间隙的实时图形化窗口。交互式布线还提供了多网络    群组布线功能，以及用传输线长度或延迟约束布线交互式调整的功能。

  多线布线

  多线布线允许用户在PCB上同时对多条铜线执行布线，就像是一个群组一样。辅以“环绕轮廓”的选项，多线布线功能可以帮助    设计师一次性的将多条走线完成走动、弯曲、打孔、推挤和间距变换等布线操作，而不是像传统那样花上几个小时时间一条线一    条线的绘制。环绕轮廓选项可以使插入的铜线在弯曲时跟随设计中原有的弯曲部分轮廓。

  PCB制造

  实现全套底片加工、裸板装配和测试输出，包括各种格式的Gerber 274x, NC drill和裸板测试。更重要的是，Cadence通过       Valor ODB++界面（还包括Valor Universal Viewer）支持业界倡导的无Gerber制造。ODB++数据格式可以创建精确可靠的的    制造数据，进行高质量的无Gerber制造。

  设计规划和布线

  全局布线环境技术（GRE,GlobalRoute Environment）提供了贯彻和捕捉设计师意图所需的技术和方法。使用互联提取降低了系统需处理的元件数量，将元件从可能存在的成千上万中减少到数百种，从而使手动的操作大大的降低。使用所提取的数据，规划  和布线流程可以通过提取数据比较可布线空间和用户的设计意图是否相一致从而得到加速，然后布线引擎会特定的设计意图处   理布线细节。

  模拟/射频设计

   Allegro PCB Designer通过其模拟/射频设计选项提供了一个混合信号设计环境，从原理图到PCB设计以及设计反标，可有效提  高射频设计效率高达50%。它允许工程师在Allegro PCB设计环境之中创建、整合和升级模拟、射频和包含数字/模拟电路的微波电路。 通过其豪华的PCB设计能力以及强大的射频仿真工具接口，它允许工程师从多个途径开始射频设计，无论是从Allegro Design Authoring，或是Allegro PCBDesigner， 还是Agilent ADS。

  团队设计

   Allegro PCB Design设计分割技术提供了多用户同步的设计方法，能够减少设计时间，并加快产品推向市场。通过使用设计分     割技术，多个工程师可以同时作业于同一个设计数据库，无论小组成员相隔多远。设计分割技术让设计师能够将设计分割为多个   部分或者区域，由多个设计成员进行设计和编辑。设计可以通过临时的边框竖直（区域）划分，或是（通过层面）横向划分。  这样，所有设计师都可以查看到所有被分割的部分，并更新设计视图，监控其他用户部分的状态和进度。这可以大大缩短整    个实际周期，并加速设计流程。

  自动布线技术

  PCB布线技术与PCB编辑器紧密地结合在一起，通过PCB布线器接口，所有设计信息和约束规则会自动从PCB编辑器传递到PCB  布线器中，一旦布线完成，所有布线信息会自动传递回PCB编辑器中。

  设计复杂度、密度和高速布线约束的提高是PCB的手动布线即困难有耗时。复杂的互联布线问题可以通过强大的自动化技术得以    解决。这种强大的、经实践证明的自动布线器含有批量布线模式，可以通过用户自定义的布线策略以及内置的自动布线策略加以    控制。

   DFM规则驱动的自动布线

   Allegro PCB Router中包含的DFM功能能够有效地提高产量。制造算法提供一个（间距）拓展功能，会根据可用空间自动加大    导体间距。这个拓展功能通过重新定位导线与引脚、导线与SMD焊盘以及相邻的导闲线段之间创建额外的空间，有助于提高可制  造性。用户可以灵活地定义间距值的范围或是使用默认值。

   可以在整个布线过程中添加斜线角和测试点。制造算法自动地使用最佳的规则范围，从最大值开始直到最小值。测试点的插入会  自动选择可测试的过孔或焊盘作为测试点。

   可测试过孔可以在PCB的正面、方面或者两面探测到，支持单面和蛤壳式测试仪。设计师可以根据制造的需要，灵活的选择测试  点的插入方法。为了避免昂贵的测试设备调整，测试点可以使“固定”的。测试点的约束规则包括探测面、过孔尺寸、过孔栅     格和最小中心间距等。

   高速规则驱动的自动布线

    高速布线约束规则和算法能够满足当前高度电路中差分对、网络规划、时序、布线层设定和特殊几何构造的要求。对于差分布    线，用户只需要定义两个走线之间的间距，而自动布线器会解决剩下的一切。自动布线算法可以智能地处理过孔周围或之间的布   线，并自动顺应指定的线长或时序标准。自动网络屏蔽可用于降低噪声敏感型线路，以降低干扰。